loop optimization中文是什么意思

發(fā)音:

中文翻譯
造句

回圈最佳化

loop n. 1.(用線、帶等打成的)圈，環(huán)，匝，框，環(huán)孔，線圈 ...
optimization n. 最佳化，最優(yōu)化。
for loop optimization 循環(huán)優(yōu)化
moderate loop optimization 適度循環(huán)優(yōu)化
be in the loop 在一個圈子
for loop 循環(huán)
loop n. 1.(用線、帶等打成的)圈，環(huán)，匝，框，環(huán)孔，線圈；【醫(yī)學(xué)】(常 the loop)宮內(nèi)避孕環(huán)。 2.環(huán)狀物，塔環(huán)，拎環(huán)。 3.(鐵路上的)讓車道，環(huán)道。 4.【無線電】回路，回線，波腹，環(huán)形天線。 5.【數(shù)學(xué)】自變；【計(jì)算機(jī)】循環(huán)；(程序中)一群指令的重復(fù)。 6.【航空】翻圈飛行，翻筋斗；【溜冰】(單腳)打圈兒。 7.〔美國〕鬧市區(qū)；〔the L-〕芝加哥的商業(yè)區(qū)。 a safety loop保險圈。 a wire loop鋼絲套圈。 knock [throw] for a loop 〔美俚〕 1. 使神志不清；打昏，使醉倒。 2. 給人極好的印象。 3. 出色地通過[做成]。 on the loop 〔美國〕在匆匆旅行中。 out of the loop 在圈內(nèi)人物之外的，不在…圈子內(nèi)的。 vt. 1.使(繩等)成圈，打成圈；【電學(xué)】把導(dǎo)線連成回路。 2.用圈圍?。?用環(huán))箍住。 (up back). 3.使作成環(huán)狀運(yùn)動；【航空】翻筋斗。 vi. 1.打環(huán)，成圈。 2.【航空】翻筋斗。 3.(像尺蠖似的)伸屈前進(jìn)。 loop the loop 【航空】翻筋斗；(騎自行車等)兜圈子。
loop a loop繞一圈
loop the loop翻筋斗; loop斤斗
on the loop 在匆匆旅行中; 在飛行
t loop t環(huán)
loop-the-loop 1.(在疾馳或迅速轉(zhuǎn)動中利用離心力使乘坐者在一段路程上頭部朝下的娛樂裝置)翻筋斗列車。 2.【航空】翻筋斗飛行。
activity optimization 活動方式最佳化
adaptive optimization 自適應(yīng)優(yōu)化; 自適應(yīng)最優(yōu)化
aerodynamic optimization 空氣動力特性最優(yōu)化
algorithm optimization 算法優(yōu)化
algorithms for optimization 最優(yōu)化算法
application of optimization 肥料優(yōu)化應(yīng)用; 最優(yōu)化的應(yīng)用
boolean optimization 布爾最優(yōu)化
business optimization 流程優(yōu)化
channel optimization 渠道優(yōu)化
classical optimization 傳統(tǒng)優(yōu)選法
cocontrol optimization 控制優(yōu)化
code optimization 代碼優(yōu)化
combinatorial optimization 組合優(yōu)化; 組合最優(yōu)化

"查查詞典"手機(jī)版

千萬人都在用的超大詞匯詞典翻譯APP

例句與用法

Software pipelining ( swp ) is an effective technique for loop optimization
軟件流水是開發(fā)循環(huán)指令級并行的重要編譯技術(shù)。
Provides local and global optimizations , automatic - register allocation , and loop optimization
提供局部優(yōu)化和全局優(yōu)化、自動寄存器分配和循環(huán)優(yōu)化。
Because loops are usually executed many times , loops optimization is a major aspect in optimal compilation
摘要討論了循環(huán)優(yōu)化的目標(biāo)和循環(huán)優(yōu)化的各種程序變換方法。
Based on the hydraulic calculation model of pipe networks , a mathematical model of loop optimization is developed , which can make the optimal regulation of pipe networks to satisfy the design discharge of chilled water for all users
摘要本文在管網(wǎng)水力計(jì)算模型的基礎(chǔ)上，建立回路優(yōu)化的數(shù)學(xué)模型，可以對管網(wǎng)進(jìn)行優(yōu)化調(diào)節(jié)，以使所有用戶的水流量達(dá)到設(shè)計(jì)流量。
This paper discusses the target of loops optimization and various methods of program transformation which can significantly reduce the access time to subscripted variables , diminish some types of dependence , increase the " depth " of software pipelining , and merge some iterations of loops in order to make code compaction easier
程序變換可大大減少下標(biāo)變數(shù)的訪問時間；消除某些類型的相關(guān)，提高軟件流水的“深度” ；合并多個循環(huán)，有利于進(jìn)行代碼壓縮。
Abstract : constant components and output opened ports in the result of high - level synthesis lead to explicit redundancy in gate - level technology mapping . explicit redundancy can not improve the performance , but increases power consumption , enlarges circuit area and decreases its testability , so it should be removed . this paper proposes a queue loop optimization algorithm to remove explicit redundancy completely which decreases the circuit area and improves the testability
文摘:高級綜合結(jié)果中常量元件和輸出懸空端口導(dǎo)致門級工藝映射結(jié)果中存在顯式冗余.顯式冗余無助于提高電路性能，反而增加功耗，降低電路的可測試性，使電路面積增大，應(yīng)予消除.文中提出了顯式冗余的隊(duì)列循環(huán)優(yōu)化算法，完全消除了此類冗余，從而有效地減少了生成電路的基片面積，提高了電路的可測試性
Contrapose to the instability of the third - order charge - pump pll system , the loop optimization method is employed in system level design to decide the bandwidth and phase margin , therefore the loop bandwidth locates at the maximum phase margin to guarantee the stability of the system . according to tsmc 0 . 35 m sige bicmos model , the sub - circuits in the designed pll and the whole system are simulated and verified by the cadence spectre
5 .根據(jù)tsmc0 . 35 msigebicmos工藝模型,利用cadencespectre模擬軟件對所設(shè)計(jì)的電荷泵鎖相環(huán)路中各個模塊及整個系統(tǒng)進(jìn)行了模擬仿真,模擬結(jié)果顯示,在1 . 5v電源電壓下,頻率為200mhz的參考輸入信號,輸出中心頻率為800mhz ,分頻電路采用4分頻,環(huán)路帶寬為10mhz ,捕獲時間大約為0 . 92 s ,功耗大約為15mw ,達(dá)到了設(shè)計(jì)指標(biāo)。

百科解釋

In compiler theory, loop optimization is the process of the increasing execution speed and reducing the overheads associated of loops. It plays an important role in improving cache performance and making effective use of parallel processing capabilities.

詳細(xì)百科解釋

推薦英語閱讀

loop optimization的中文翻譯，loop optimization是什么意思，怎么用漢語翻譯loop optimization，loop optimization的中文意思，loop optimization的中文，loop optimization in Chinese，loop optimization的中文，loop optimization怎么讀，發(fā)音，例句，用法和解釋由查查在線詞典提供，版權(quán)所有違者必究。