例句與用法

1. Bit - parallel associative memory
   位并行相聯(lián)存儲器
2. The data transfer capacity ( in bits per second ) of a bit - parallel bus
   每條位并行總線上可傳輸數(shù)據(jù)的容量,用比特秒表示。
3. 22 lee c y , lu e h , sun l f . low - complexity bit - parallel systolic architecture for computing ab 2 c in a class of finite field gf
   由此可證明，提出的乘法算法具有最低復(fù)雜度電路架構(gòu)，此電路很適合應(yīng)用于密碼系統(tǒng)的硬件設(shè)計。
4. 4 lee c y , lu e h , lee j y . bit - parallel systolic multipliers for gf fields defined by all - one and equally - spaced polynomials . ieee trans . computers , 2001 , 50 : 385 - 393
   近些年來，有限場數(shù)值運算被廣泛應(yīng)用在編碼理論計算機密碼數(shù)字訊號處理,邏輯設(shè)計,和隨機數(shù)產(chǎn)生器等領(lǐng)域上，受到相當(dāng)大注意。
5. 5 lee c y . low complexity bit - parallel systolic multiplier over gf using irreducible trinomials . iee computers and digital techniques , 2003 , 150 : 39 - 42 . 6 lee c y . low - latency bit - parallel systolic multiplier for irreducible x m x n 1 with gcd 1
   自從h . kung提出心臟收縮電路架構(gòu)systolic architecture設(shè)計觀念之后，此觀念已被運用至許多不同領(lǐng)域的電路設(shè)計上以求簡化系統(tǒng)設(shè)計過程與提升系統(tǒng)運算速度。